AKKN Electronics Pakistanسرامک کیپیسیٹرز کی ڈی سی بایس کیپیسیٹینس کمی ایک حقیقی مسئلہ ہے جو صنعتی سرکٹس میں اکثر نظر انداز کیا جاتا ہے۔ جب ایک ملٹی لیئر سیرامک کیپیسیٹر (MLCC) پر مستقل وولٹیج لگتا ہے تو اس کے ڈائی الیکٹرک میں فیرو الیکٹرک ڈومینز اپنی جگہ بدل لیتے ہیں۔ اس تبدیلی سے موثر کیپیسیٹینس میں واضح کمی واقع ہوتی ہے، خاص کر X5R اور Y5V قسم کے ڈائی الیکٹرک میں۔ X7R قسم میں یہ کمی نسبتاً کم ہوتی ہے جبکہ C0G (NP0) پر اس کا اثر تقریباً نہ ہونے کے برابر ہوتا ہے۔
ڈی سی بایس کا اثر: اعداد و شمار میں
ایک عام X5R کیپیسیٹر اپنے ریٹیڈ وولٹیج کے 50 فیصد پر 15–25 فیصد کیپیسیٹینس کھو دیتا ہے۔ جب وولٹیج ریٹیڈ ویلیو تک پہنچتا ہے تو یہ کمی 40–60 فیصد تک پہنچ سکتی ہے۔ اس کا مطلب ہے کہ 10 µF کا ایک X5R کیپیسیٹر مکمل وولٹیج پر صرف 4 سے 6 µF موثر کیپیسیٹینس فراہم کرتا ہے۔ اگر ڈیزائن میں اس کمی کا حساب نہ رکھا جائے تو فلٹر کی کٹ آف فریکوئنسی بدل جاتی ہے، رپل وولٹیج بڑھ جاتا ہے اور سرکٹ کی کارکردگی متاثر ہوتی ہے۔
X7R ڈائی الیکٹرک کا رویہ بہتر ہے: ریٹیڈ وولٹیج پر 20–35 فیصد کمی عام ہے۔ C0G (کلاس 1) سیرامک کیپیسیٹرز پر ڈی سی بایس کا اثر تقریباً صفر ہوتا ہے، لیکن ان کی کیپیسیٹینس ڈینسٹی بہت کم ہوتی ہے۔ صنعتی آلات میں جہاں جگہ محدود ہو وہاں یہ ایک اہم تجارتی انتخاب بن جاتا ہے۔
حرارت اور رپل کرنٹ کا مشترکہ اثر
ڈی سی بایس کی کمی صرف وولٹیج کا مسئلہ نہیں — درجہ حرارت اسے مزید بڑھا دیتا ہے۔ جب کیپیسیٹر کی کور ٹمپریچر 25 °C سے 85 °C تک بڑھتی ہے تو بایس کی کمی میں مزید 5–10 فیصد اضافہ ممکن ہے۔ رپل کرنٹ اندرونی حرارت پیدا کرتا ہے (I²R نقصان)، جو ESR سے گزرتا ہے اور کیپیسیٹر کے اندرونی حصے کا درجہ حرارت برقی طور پر بڑھاتا ہے۔ 100 kHz پر 1 A کا رپل کرنٹ ایک عام MLCC میں کور ٹمپریچر کو 10–20 °C تک بڑھا سکتا ہے۔
لہٰذا ڈی ریٹنگ کا اصول دوہرا ہے: پہلے وولٹیج کو ریٹیڈ قدر کے 50–60 فیصد تک محدود رکھیں، اور پھر رپل کرنٹ کو ریٹیڈ ویلیو کے 70 فیصد سے نیچے رکھیں۔ یہ دونوں شرائط مل کر کیپیسیٹینس کی کمی کو قابلِ قبول حد تک کنٹرول کرتی ہیں اور ڈائی الیکٹرک کی عمر کو طویل بناتی ہیں۔
آپریٹنگ حالات اور متوقع عمر کا جدول
| آپریٹنگ حالت | وولٹیج (ریٹیڈ کا %) | رپل کرنٹ (ریٹیڈ کا %) | متوقع سروس لائف |
|---|---|---|---|
| معمولی استعمال | ≤ 50% | ≤ 60% | طویل عمر؛ کیپیسیٹینس کمی ≤ 10% |
| صنعتی معیار | 50–70% | 60–80% | معیاری عمر؛ کیپیسیٹینس کمی 20–30% |
| سخت حالات | ≥ 80% | ≥ 90% | محدود عمر؛ کیپیسیٹینس کمی 40% سے زائد |
یہ جدول کلاس 2 سیرامک (X5R/X7R) کے لیے عمومی رہنمائی فراہم کرتا ہے۔ سخت حالات میں کمی کا رجحان وقت کے ساتھ بڑھتا ہے، کیونکہ وولٹیج اور حرارت کا مشترکہ دباؤ ڈائی الیکٹرک کی انسولیشن ریزسٹنس (IR) کو بتدریج گرا دیتا ہے۔
ڈیزائن کے عملی اصول
- کیپیسیٹینس کا انتخاب کرتے وقت ڈی سی بایس کی کمی کو پہلے سے شامل کریں — حساب شدہ قدر کو 1.5 سے 2 گنا بڑھا کر منتخب کریں۔
- مستقل وولٹیج 50–60 فیصد ریٹیڈ پر رکھیں، خاص کر X5R قسم کے لیے۔ X7R استعمال کرنے پر 60–70 فیصد بھی قابل قبول ہے۔
- رپل کرنٹ کی حد 70 فیصد ریٹیڈ سے نیچے رکھیں اور پی سی بی پر مناسب وینٹیلیشن یا ہیٹ سنک فراہم کریں۔
- فلٹر اور ڈی کوپلنگ سرکٹس کے لیے X7R منتخب کریں — X5R صرف اس وقت استعمال کریں جب لاگت یا حجم کی مجبوری ہو۔
- ٹائمنگ یا سگنل انٹیگریٹی سے متعلق سرکٹس میں C0G استعمال کریں، جہاں بایس کی کمی غیر مستحکم فریکوئنسی کا باعث بن سکتی ہے۔
- اسنوبر اور سرج پروٹیکشن سرکٹس میں وولٹیج کی حفاظتی مارجن 80 فیصد سے زائد نہ رکھیں، حتیٰ کہ مختصر عرصے کے لیے بھی۔
- کیپیسیٹر کی کور ٹمپریچر 85 °C سے نیچے رکھیں تاکہ بایس کمی اور IR انحطاط دونوں محدود رہیں۔
ان اصولوں پر عمل کرکے صنعتی مرمت کے انجینئرز چھوٹے سائز کے سیرامک کیپیسیٹرز کا فائدہ اٹھاتے ہوئے ان کی قابلِ اعتمادی بھی برقرار رکھ سکتے ہیں۔ ڈی سی بایس کی کمی کو ڈیزائن کا حصہ سمجھنا، نہ کہ اسے نظر انداز کرنا، درست انتخاب اور کم ناکامی کی بنیاد ہے۔
